欧美黑人巨大xxxxx视频-欧美黑人巨大日本人又爽又色-欧美黑人两根巨大挤入-欧美黑人猛xxxxbbbb-国产福利小视频在线-国产福利小视频在线播放

        Cadence培訓(xùn)初級(jí)到中級(jí)班主要為您介紹從原理圖輸入到印刷電路板光繪制造文件輸出的全線PCB設(shè)計(jì)流程，通過(guò)講課及上機(jī)練習(xí)相結(jié)合的方式完成Cadence的原理圖工具Concept- HDL、PCB工具Allegro以及相應(yīng)的建庫(kù)工具的使用方法的系統(tǒng)培訓(xùn)。通過(guò)培訓(xùn)學(xué)員可掌握先進(jìn)的Allegro Cadence PCB設(shè)計(jì)流程，完成PCB設(shè)計(jì)。

        從事硬件開發(fā)的所有人員，以及具有一定基礎(chǔ)的高年級(jí)本科生或者碩、博士研究生。

        堅(jiān)持小班授課，為保證培訓(xùn)效果，增加互動(dòng)環(huán)節(jié)，每期人數(shù)限3到5人。

        1、培訓(xùn)過(guò)程中，如有部分內(nèi)容理解不透或消化不好，可免費(fèi)在以后培訓(xùn)班中重聽；
        2、課程完成后,授課老師留給學(xué)員手機(jī)和Email,保障培訓(xùn)效果,免費(fèi)提供半年的技術(shù)支持。
        3、培訓(xùn)合格學(xué)員可享受免費(fèi)推薦就業(yè)機(jī)會(huì)。

◆【黃老師】

有15年的FPGA和DSP系統(tǒng)硬件開發(fā)經(jīng)驗(yàn),8年視頻和圖像處理領(lǐng)域的高速DSP系統(tǒng)硬、軟件和FPGA系統(tǒng)的設(shè)計(jì)和開發(fā)經(jīng)驗(yàn)，高速系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)非常豐富，精通Allegro cadence和candence SPECCTRAQuest等信號(hào)完整性仿真，精通高速PCB SI仿真工具以及PADS,Altium Designer等PCB設(shè)計(jì)工具。

        更多師資力量請(qǐng)參見曙海師資團(tuán)隊(duì)，請(qǐng)點(diǎn)擊這兒查看。

第一階段

1 OrCAD Capture CIS/Concept HDL/Design Entry HDL基本設(shè)計(jì)流程
   
2 設(shè)計(jì)輸入
　2.1 創(chuàng)建原理圖工程及設(shè)置工作環(huán)境
　 2.2 工程管理器簡(jiǎn)介
　 2.3 創(chuàng)建元件庫(kù)及元件
　 2.4 創(chuàng)建非規(guī)則圖形元件
　 2.5 創(chuàng)建及使用分裂元件
　 2.6 使用電子數(shù)據(jù)表創(chuàng)建零件
　 2.7 添加元件庫(kù)及放置元件
　　 2.7.1 放置普通元件
　　 2.7.2 放置電源和地
　 2.8 在同一個(gè)頁(yè)面內(nèi)創(chuàng)建電氣互聯(lián)
　　 2.8.1 使用wire
　　 2.8.2 使用net alias
　 2.9 在不同頁(yè)面之間創(chuàng)建電氣互聯(lián)
　 2.10 使用總線創(chuàng)建連接
　　 2.10.1 創(chuàng)建總線
　　 2.10.2 命名總線
　　 2.10.3 連接總線與信號(hào)線
　 2.11 編輯原理圖的基本操作
　　 2.11.1 選擇元件
　　 2.11.2 移動(dòng)元件
　　 2.11.3 旋轉(zhuǎn)元件
　　 2.11.4 鏡像翻轉(zhuǎn)元件
　　 2.11.5 修改元件屬性及放置文本
　 2.12 替換與更新元件
　　 2.12.1 批量替換
　　 2.12.2 批量更新

3 原理圖元件庫(kù)的制作
3.1 元件庫(kù)的建立
3.2 基本元件的制作
3.3 復(fù)雜元件的制作
3.4 元件庫(kù)快速制作的技巧

第三階段

7 元件PCB封裝制作
7.1 PCB封裝設(shè)計(jì)的理論知識(shí)
7.2 PCB封裝設(shè)計(jì)的設(shè)計(jì)過(guò)程
7.3 PCB封裝設(shè)計(jì)的設(shè)計(jì)過(guò)程的工具介紹（PAD Designer與Package designer）
7.4 PCB封裝設(shè)計(jì)中的封裝的設(shè)計(jì)
7.5 PCB封裝設(shè)計(jì)中的不規(guī)則封裝的設(shè)計(jì)（Shape Symbol的設(shè)計(jì)）
7.6 PCB封裝設(shè)計(jì)中的焊盤的介紹（過(guò)孔的模型建立以及設(shè)計(jì)）
7.7 PCB封裝設(shè)計(jì)中的規(guī)則焊盤封裝的設(shè)計(jì)（Flash Symbol的設(shè)計(jì)）
7.8 PCB封裝設(shè)計(jì)中的不規(guī)則焊盤封裝的設(shè)計(jì)
7.9 盲孔埋孔的設(shè)計(jì)
7.10 PCB封裝設(shè)計(jì)總結(jié)

8 PCB版圖設(shè)計(jì)
8.1 PCB Editor與其它模塊的關(guān)系（交互）
8.2 PCB Editor設(shè)計(jì)流程
8.3 建立板框機(jī)械符號(hào)
8.4 創(chuàng)建電路板
8.5 導(dǎo)入網(wǎng)表
8.6 規(guī)劃電路板，放置器件
8.7 布局
5.7.1 手工擺放元器件
5.7.2 按照“Room”布局
5.7.3 按照原理圖布局
5.7.4 交互擺放原理圖和pcb圖
8.8 交換功能

9 約束管理器
9.1 約束管理器的介紹
9.2 約束管理器的優(yōu)先級(jí)
9.3 設(shè)置間距規(guī)則
9.4 設(shè)置物理規(guī)則
9.5 設(shè)置元件屬性
9.5.1 添加元件屬性
9.5.2 添加網(wǎng)絡(luò)屬性
9.5.3 添加“Fix”和“Room”屬性
9.5.4 屬性和元素的顯示
9.5.5 刪除屬性和元素
9.6 設(shè)置布線約束
6.6.1 創(chuàng)建Bus和差分對(duì)以及群組
6.6.2 設(shè)置線路以及阻抗
6.6.3 設(shè)置大/小傳輸延時(shí)，相對(duì)傳輸延時(shí)
9.7 約束管理器的其它設(shè)置
6.7.1 信號(hào)完整性設(shè)置
6.7.2 時(shí)序約束設(shè)置
6.7.3 在線檢查模式

10 布線
10.1 布線的基本原則
10.2 布線的基本設(shè)置
10.2.1 設(shè)置格點(diǎn)
10.2.2 過(guò)孔的編輯
10.2.3 導(dǎo)線的編輯
10.2.4 布線方法
10.2.5 布線調(diào)整
10.3 自動(dòng)布線
10.3.1 使用Auto Router自動(dòng)布線
10.3.2 使用CCT自動(dòng)布線
11 鋪銅
11.1 基本概念
11.2 平面層鋪銅
11.2.1 為電源層鋪銅
11.2.2 為Gnd層鋪銅
11.3 分割平面層鋪銅
11.3.1 使用Anti Etch分割平面層鋪銅
11.3.2 添加多邊形方法分割平面層鋪銅

13 PCB后續(xù)處理
13.1 可裝配性檢查
13.2 添加測(cè)試點(diǎn)
13.3 添加和刪除淚滴
13.4 表面層鋪銅
13.5 DRC檢查
13.6 重排元件編號(hào)
13.7 文字的調(diào)整
13.8 絲印層調(diào)整
14 設(shè)計(jì)輸出
14.1 輸出光繪文件
14.1.1 設(shè)置Aperture參數(shù)
14.1.2 設(shè)置光繪參數(shù)
14.1.3 輸出artwork文件
14.2 輸出鉆孔數(shù)據(jù)
14.2.1 顏色與可視性檢查
14.2.2 鉆孔文件參數(shù)設(shè)置與鉆孔圖的生成
14.3 生成Gerbel文件
14.4 PCB打印輸出
14.5 輸出元件清單
15 Cadence16.x的高級(jí)功能
15.1 env文件的格式和修改

16.PCB數(shù)據(jù)后處理：覆銅、生產(chǎn)加工數(shù)據(jù)輸出